

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

JA 0080729
MAY 1982

(54) ANNEALING DEVICE FOR SEMICONDUCTOR

(11) 57-80729 (A) (43) 20.5.1982 (19) JP

(21) Appl. No. 55-157061 (22) 10.11.1980

(71) TOUKIYOU DENKI DAIGAKU (72) YOSHIO MACHI

(51) Int. Cl. H01L21/324

PURPOSE: To recover a defect of a semiconductor by heating at a low temperature for a short time by heating the semiconductor at the prescribed temperature and emitting a flash light.

CONSTITUTION: An Si semiconductor having a defect is heated to the prescribed temperature of 300~1200°C in non-oxidative gas atmosphere, and is emitted more than once by flash light of a xenon lamp. Since the Si semiconductor absorbs the flash to heat itself at this time, the defect can be abruptly recovered at a lower temperature than the conventional temperature.

JAPANESE PATENT AGENCY

(12) OPEN PATENT NOTIFICATION (A)

(11) Notification of patent application
1982-80729

(51) Int. Cl. 3
H 01 L 21/324

Identification Code

Agency Reference
No. 6851-5F
(43) Notification: May 20, 1982

Number of inventions: 1
Request for inspection: Not requested

(Total 3 pages)

(54) ANNEALING DEVICE FOR SEMICONDUCTORS

(21) Application No. 180-157061

(22) Date of Application: November 10, 1980

(72) Inventor: Yoshio Machi

2-banchi 2-chome, Kanda-Nishikicho, Chiyoda-ku, Tokyo
c/o Toukiyou Denki Daigaku

(71) Applicant: Toukiyou Denki Daigaku
2-banchi 2-chome, Kanda-Hishikicho, Chiyoda-ku, Tokyo

(74) Attorney: Masataka Kobayashi

DESCRIPTION

1. Name of invention:
Annealing device for semiconductors
2. Scope of Patent:
 - (1) An annealing device for semiconductors characterized by recovering a defect of a semiconductor by heating the semiconductor at a prescribed temperature and annealing the semiconductor by emitting a flashing light.
 - (2) A semiconductor annealing device as described in paragraph (1) and possessing the characteristics of the prescribed temperatures ranging from 300 C to 1200 C for the annealing apparatus.
 - (3) A semiconductor annealing device as described in paragraph (1) and possessing the characteristics of visible light for the flash source.
3. Detailed description of the invention
This invention is concerned with a semiconductor annealing device designed to recover defects—caused, for example, during the ion-implantation process—through the annealing process by combining the application of heat and light flash.
Prescribed conductive areas are formed on a semiconductor by the ion-implantation process, and defects frequently occur in the crystals during the implantation process. Defects are also formed by the electron beam, by radiation, and during the polishing operation of the crystal surface. The annealing process is used to recover these defects.
One of the serious drawbacks of annealing is that it is time-consuming and makes use of considerable electric power, since the semiconductor device must be placed in a high-temperature furnace often for many hours. Annealing can be completed in about 10 minutes for short

operations and up to several dozens of hours for longer ones. In order to overcome this shortcoming, the inventor has proposed implementing the annealing through the use of a xenon lamp flash. While this process has the advantage of annealing the semiconductor in a short period of time, it also has its own shortcomings in that the annealing process requires a high-output xenon flash lamp and in that several flashes must be applied to recover the defects.

This invention was made by taking into consideration the shortcomings explained above.

It is an extremely effective annealing system that geometrically combines the effects of heating and flashing as it involves the application of the flashing light as well as heating to some extent. A detail description of the invention is given below.

Diagram No. 1 is a rough sketch of a practical example of this invention. In this diagram 1 is a semiconductor having a defect formed during a process such as ion implantation. The number 2 is the heating apparatus; 3 is a furnace for the heating apparatus (2) that applies a temperature ranging from 300 to 1200 C to semiconductor (1). The numbers 4 and 5 are the intake and outlet for drawing in and discharging non-oxidizing gas to and from the furnace in order to prevent the oxidation of semiconductor (1). The number 6 designates the xenon lamp used to apply the flash from the exterior of the furnace to the defect-bearing semiconductor (1); 7 is the power source for the xenon lamp (6).

The following is an example of the annealing process on silicon material. The defect-bearing semiconductor (1) is heated by the heating apparatus (2) in a non-oxidizing gas environment and within the prescribed temperature range between 300 and 1200 C. At the same time the xenon lamp (6) is flashed on the semiconductor more than once. The xenon lamp has a light-emitting energy ranging from a minimum of $5\text{J}/\text{cm}^2$ to a maximum incident energy that will melt the material. The light source may either be a xenon flash lamp (6), arc flash lamp, or the visible light of a laser diode.

In this manner semiconductor (1) is heated by the apparatus (2) and is annealed due to the effects of the self-generated heat resulting from the absorption of the flash emitted by the xenon flash lamp (6). Thus, defect recovery is markedly faster than in conventional annealing systems.

Diagram No. 2 is a graph comparing the annealing results of conventional annealing systems and those of this invention. The horizontal axis represents the temperature of the applied heat and the vertical axis indicates the characteristic resistance value. Curves A1 and A2 indicate the data for this invention, while curves B1 and B2 represent the heating data for conventional heating systems. Curves A1 and B1 represent silicon-substrate semiconductors comprised of a phosphorus (P)-doped N-type substrate onto which boron (B) has been ion-implanted with a density of $1 \times 10^{15} \text{cm}^{-2}$. Curves A2 and B2 represent a similar situation, but at an implantation density of $1 \times 10^{16} \text{cm}^{-2}$. A 2100-joule, 200 usec xenon lamp is used for the flash, and N_2 is used for the non-oxidizing gas.

As shown in curves A1 and A2, this invention can adequately anneal the semiconductor in a single flash at temperatures ranging from 300 to 600 C. Thus, if a higher temperature range of 600 to 1200 C were to be used, the annealing could be performed much more quickly. Curves B1 and B2 are the results of conventional annealing methods which require more than 800 C for up to 30 minutes in a hydrogen, non-oxidizing gas environment.

As explained above, this invention employs an annealing method that combines both flash and heating at a prescribed temperature. Thus, when compared with conventional methods, semiconductor defects can be recovered in a short span of time at a relatively low heating temperature. This invention is expected to be widely used in the future since it lends itself to a marked reduction in electrical energy.

4. A brief explanation of the diagrams

Diagram No. 1 shows the rough configuration of the apparatus used to implement this invention, and Diagram No. 2 is the graph comparing the annealing results of the invention with conventional systems. In the first diagram 1 represents the semiconductor, 2—the heating apparatus, 3—the furnace, 4 and 5—the intake and outlet, 6—the xenon flash lamp, and 7—the power source.

Attorney Masataka Kobayashi

0080729
AY 1982

⑩ 日本国特許庁 (JP)

31 特許出願公開

⑪ 公開特許公報 (A)

昭57-80729

⑫ Int. Cl.³
H 01 L 21/324

識別記号

庁内整理番号
6851-5F

43 公開 昭和57年(1982)5月20日

発明の教 1
審査請求 未請求

(全 3 頁)

⑬ 半導体のアニール装置

⑭ 特 願 昭55-157061

⑮ 出 願 昭55(1980)11月10日

⑯ 発 明 者 町好雄

東京都千代田区神田錦町2丁目

⑰ 出 願 人

2 番地東京電機大学工学部内

学校法人東京電機大学

東京都千代田区神田錦町2丁目

2 番地

⑱ 代 理 人 弁理士 小林将高

明 細 書

1. 発明の名称

半導体のアニール装置

2. 特許請求の範囲

(1) 欠陥を有する半導体を所定温度に加熱する手段と、フラフシム光を照射して前記半導体にアニールを加えるフラフシム光発生手段とからなることを特徴とする半導体のアニール装置。

(2) 加熱する手段の加熱温度は300℃以上1200℃以下であることを特徴とする特許請求の範囲第(1)項記載の半導体のアニール装置。

(3) フラフシム光発生手段は可視光フラフシムであることを特徴とする特許請求の範囲第(1)項記載の半導体のアニール装置。

3. 発明の詳細な説明

この発明は、半導体の中へ、例えばイオン注入などによつて発生した欠陥を熱とフラフシム光とを併用してアニールし回復させるようにした半導体のアニール装置に関するものである。

の領域を作成することが行われているが、この場合、イオン注入により結晶に欠陥が発生する。この他、電子線、放射線による欠陥、結晶表面における研磨などによる欠陥が発生する。これらの欠陥を回復させるために加熱によるアニールを加えることが行われている。

このように熱によるアニールを行う際には皆かい場合でも10分程度から、長い場合は数十時間という長時間、高真空の炉内に半導体を入れておかなければならず、時間と電力の消費が著しい欠点がある。

この欠点を補うべく、本発明者はキセノンフラフシム光を用いてアニールを行う方法を提案した。この方法は長時間の処理が可能である利点はあるが、大きなパワーのキセノンフラフシムランプが必要であり、かつ数回のフラフシムを行わなければならない欠点がある。

この発明は上述の点にかんがみなされたもので、ある程度の加熱を行いながらフラフシム光を照射することにより、加熱とフラフシム光との相乗作

きるようにしたものである。以下この発明について説明する。

第1図はこの発明の一実施例を示す概略構成図である。この図において、1はイオン注入時により欠陥の存在する半導体、2は加熱装置、3は前記加熱装置2により半導体1を300〜1200℃の温度に加熱する加熱炉、4、5は前記半導体1の酸化防止のため非酸化性ガスを加熱炉3内に導入し排出するための導入口と排出口、6は前記加熱炉3から前記半導体1に欠陥が存在する面へフラッシュ光を照射するキセノンフラッシュランプ、7は前記キセノンフラッシュランプ8の電源である。

次に一例として、シリコンを対象にした場合のフェールについて説明する。欠陥のある半導体1を非酸化性ガスの雰囲気を通し、かつ300〜1200℃内の所定の温度に設定された加熱装置2で加熱するとともに、キセノンフラッシュランプ8のフラッシュ光を1回以上照射する。なお、フラッシュ光のエネルギーは最小8J/cm²、最大は

キセノンランプで2100J、200 msecの発光のものを用い、非酸化性ガスとしてN₂ガスを用いた。

曲線A₁、A₂からわかるように、この発明によれば1回のフラッシュで300℃〜600℃でも十分にフェールできることがわかる。したがってもっとも高い600℃〜1200℃を用いればさらに速く十分なフェールができる。一方、曲線B₁、B₂のように従来の方法では、少なくとも800℃以上の加熱を必要とし、しかも非酸化性ガスである水素雰囲気中で30分間という長時間を要した。

以上説明したようにこの発明は、欠陥のある半導体を所定温度に加熱するとともに、フラッシュ光を照射してフェールを行うようにしたので、従来の比べて低い温度の加熱で、かつ短時間で欠陥を回復させることができ、使用電力を格段と低下させることができるもので、今後の広い利用が期待される。

特開57-80729(2)

加熱に耐えるまでの入射エネルギーである。また、フラッシュ光はキセノンフラッシュランプ8のほか、アークフラッシュまたはダイレーザフラッシュ等の可視光でも良いことはもちろんである。

このようにして半導体1は加熱装置2からの熱により加熱され、キセノンフラッシュランプ8のフラッシュ光を吸収し利用する自己発熱作用によりフェールされるので、従来の方法に比べ急激にこれらの欠陥を回復することができる。

第2図はこの発明によるフェールと、従来の加熱によるフェールとの比較を示すグラフである。この図において、横軸は加熱温度、縦軸は固有抵抗値を示し、曲線A₁、A₂はこの発明によるグラフを示し、曲線B₁、B₂は従来の加熱によるグラフをそれぞれ示す。曲線A₁とB₁は半導体としてシリコン基板を用い、リン(P)をドープしたN型基板にボロン(B)を濃度1×10¹⁸cm⁻³でイオン注入したものを用い、曲線A₂とB₂は同じく濃度1×10¹⁸cm⁻³でイオン注入したものをを用いた場合を示している。なお、フラッシュ光は

構成図、第2図はこの発明によるフェールと従来の加熱によるフェールとの比較を示すグラフである。


図中、1は半導体、2は加熱装置、3は加熱炉、4、5はガスの導入口と排出口、6はキセノンフラッシュランプ、7は電源である。

代理人 小林 研 高

JA 0080729
MAY 1982

1108257- 80729(3)

第 1 圖



第 2 圖

